近日，芯华芯片效率作为国内领先的章A重塑系统级验证EDA解决方案提供商，芯华章分别携手飞腾信息技术、验证中兴微电子在IC设计验证领域最具影响力的芯华芯片效率会议DVCon China进行联合演讲，针对各个场景下验证中的章A重塑“硬骨头”问题，用实际案例诠释“AI+EDA”如何重塑验证效率，验证让大家实实在在的芯华芯片效率看见国产验证EDA技术落地的扎实与生态协同创新的力量。

破解复杂算子验证困局

从 “高门槛” 变 “高效能”

在高性能CPU与AI芯片设计中，章A重塑浮点运算、验证矩阵乘等复杂算子的芯华芯片效率验证长期面临“覆盖不全、效率低下”的章A重塑挑战。传统仿真方法难以穷举海量边界条件，验证而手动形式化验证的芯华芯片效率高门槛让众多团队望而却步。

芯华章与飞腾联合攻关，章A重塑将AI算法深度融入芯华章GalaxEC-HEC高阶等价性验证工具，验证通过智能案例拆分与数学化证明引擎，实现了从算法级到RTL级的精准映射——双精度乘加算子证明时间从89小时降至11小时，单精度乘加从86小时压缩至1小时。

这一突破在飞腾某国产CPU项目中转化为实实在在的工程价值：在没有增加太多人力资源的情况下，实现了将近9倍于项目1算子数量的证明。

飞腾高级IC设计工程师郑帅克表示，“芯华章GalaxEC-HEC不仅提升了验证效率，更在AI的加持下实现了全算子‘精准扫描’，它让我们从依赖经验筛选验证重点转向数据驱动全场景覆盖，为国产 CPU 的自主创新筑牢根基。”

LLM 让复杂断言生成

从 “人工苦旅” 走向 “智能生成”

SystemVerilog断言（SVA）在形式属性验证（FPV）中对于确保设计的正确性至关重要，但复杂时序逻辑的手工编写耗时耗力，且容易因边界条件遗漏导致验证漏洞。

芯华章与中兴微电子瞄准这一痛点，联合研发基于大语言模型（LLM）的SVA生成并引入工业级创新评估系统SVAEval。该框架通过迭代式提示优化和指标评估，显著提升了由大型语言模型生成的 SVA 的质量。

在真实项目验证中，该系统展现出强大的场景适配能力：面对“信号变化后10 周期内目标信号匹配”、“异步时钟域断言同步”等复杂需求，可自动生成包含临时变量、时间窗口及跨时钟域处理的断言代码，覆盖传统手动编写易遗漏的20%以上边界场景。

中兴微电子研发团队实测显示，pass5@较基线提升59%，复杂断言开发效率提升40%以上，原本需要3天的调试周期缩短至数小时。

中兴微电子IC验证经理商思航指出，“通过自动化 SVA 的生成和评估，我们显著提升了大语言模型生成SVA的质量，大幅减少了验证工程师耗时耗力的SVA编写工作。同时也让验证工程师能够将精力聚焦于设计规范的深度分析和边界验证条件挖掘，避免过多关注SVA语法自身，降低了人工成本，大大提升了验证效率。”

在深度融合项目实践中，芯华章将技术洞察、创新经验及技术突破进行系统化沉淀。此次，芯华章分别与中兴微电子、EDA国创中心合作发布《LLM based SVA Generation with Formal Evaluation》、《Automated SVA Generation with LLMs》，两篇研究成果成功入选2025 DVCon China论文。

这些研究成果锚定AI驱动验证技术前沿，既深入解析复杂断言生成系统如何借助LLM实现效率突破的技术细节，也全面探讨国产大模型在EDA领域规模化应用的方法论，为行业贡献了可复用的技术路径与实践参考。

协同创新夯实产业生态

把握 AI 机遇，共创差异化价值

AI的快速发展与广泛应用，催生了对算力、功耗优化的多元需求。在AI算力需求爆发、存储技术迭代、系统架构多元化的行业趋势下，底层芯片产业链正经历深度创新，市场也迎来了更丰富的发展机遇。对芯华章而言，AI带来的机遇远不止于工具层面的突破，更在于与客户建立深度协同、实现价值共创的契机。

差异化价值的创造，核心在于深度理解客户需求并实现技术落地的精准匹配。芯华章始终将客户需求作为技术创新的起点：无论是算子验证时追求 “算透”，还是断言生成时力求 “精准”，亦或是通过智能优化仿真速度、精准定位调试问题，让每一项技术探索始终紧贴产业一线痛点展开，让每一次创新都经过实际项目的打磨。

未来，芯华章将持续探索“AI+EDA”创新路径，与客户共同研发适配其技术路线的验证方案，为客户提供更加高效、可靠的验证解决方案，实现从需求响应到价值共创的跨越。

(责任编辑：综合)